@ 日本国特許庁(JP)

⑩実用新案出願公開

母 公開実用新案公報(U) 昭60-52885

@Int\_Cl.4

庁内整理番号

❷公開 昭和60年(1985)4月13日

A 63 F 9/22

A-8102-2C

審査請求 有 (全 頁)

ゲーム装置のカートリツジ ❷考案の名称

顧 昭58-145419

顧 昭58(1983)9月20日

川浪

東京都大田区上池台4丁目40番5号 株式会社学習研究社

内

株式会社学習研究社

東京都大田区上池台4丁目40番5号

- 1. 考案の名称
  - ゲーム装置のカートリッジ
- 2. 実用新案登録請求の範囲
- (1) 装置本体に着脱自在でゲームの種類によつて取替えるゲーム装置のカートリッジにおいて、ゲームプログラム等を記憶するメモリと、各種処理等を実行する CPUを内蔵せしめたことを特徴とするゲーム装置のカートリッジ。
- (2) 前記メモリと前記 CPUは一体の単一チップ 素子からなることを特徴とする実用新案 登録請求 の範囲第 1 項記載のゲーム装置のカートリッジ。
- 3. 考案の詳細な説明

本考案は装置本体に着脱自在でゲームの種類によつて取替えるゲーム装置のカートリッジの改良に関する。

一般家庭用のテレビジョンに接続し画面に表示されたゲームパターンに従つてゲームを進行させるゲーム装置は知られている。また、斯かるゲーム装置に於て、装置本体に対し着脱自在の複数の

: .;



カートリッジを備え、このカートリッジを装置本体へ差し替えることによつて種々のゲームを行えるようにしたゲーム装置も実用化されている。

従来、このようなゲーム装置に用いられるカートリッジにはゲームプログラムを格納したマスクROMを内蔵し、このゲームプログラムを読み出しゲームパターンをテレビジョン画面に表示するとともに各種処理を実行する等の主要な機能素子、例えばCPU(中央処理装置)、VDG(ビデオディスプレイゼネレータ)等は装置本体側に内蔵させていた。

ところで、このように構成するためカートリッジ交換によりゲームプログラムの変更、つまきというの変更は容易に行い得るが次の如き幾つかの問題がある。先ず第1に、変更できるのかののみであり、これ以外、例えばされてものののできない。また第2には、マクトでは行うことができない。また第2には、マクトのMのチップ素子と、例えばCPUのチップストリカに製造されるためゲーム装置全体のコストリッグを表して製造されるためゲーム装置全体のコストリックを表して製造されるためゲーム装置全体のコストリックを表して表して表してあるためが一点を関金をあるためが一点を表しまして表して表してあるためが一点を表しまして表しまして表しまして表しまして表しましてある。



ップを招く。特に安価なこの種ゲーム装置が大量 に普及しつつある現在、コストダウンは重要な課 題である。

本考案は斯かる問題を解決するもので、その目的とするところはゲーム内容のみならず、色表示ドット数等の表示特性についても任意に変更でき、より多様性を向上させ得るとともに、特にゲーム装置としてのトータルコストの低減に寄与できるゲーム装置のカートリッジを提供するにある。

本考案は以上の目的を達成するため、装置本体に着脱自在でゲームの種類によつて取替えるゲーム装置のカートリッジに適用し、その主要構成とするところはゲームプログラム等を記憶するとそりと、各種処理等を実行するCPUを内蔵するとともに、特にメモリとCPUを一体の単一チップ素子で形成できるようにしたことを特徴とする。

以下には本考案を更に具体化した好適な実施例、を挙げ図面を参照して詳述する。

図面に於て、第1図は本考案に係るカートリッジを用いるゲーム装置の装置本体を明示する外観

斜視図、第2図は本考案に係るカートリッジを明示する外観斜視図、第3図は同カードリッジを装置本体にセットした状態を明示する部分的斜視図である。

先ず、本考案を明確にするため第1図乃至第3 図を参照しゲーム装置の全体的外観構成について 説明する。

装置本体は符号1で示され、これは接続コード2を介して家庭用テレビジョン3(アンテナ端子)に接続する。装置本体1は直方体状のケース4の上面左側端部にアーチ状のグリップ5を設する。これのクリップ5の上面に押釦6を配設する。ドセレクリップ5のよっト、ゲームモードンクト、発射釦等のスイッチ機能を兼用し、プレイヤ(遊戯者)は左手でグリップ5を握りつつ押釦6を操作できるようにする。

また、ケース4の上面右側寄りには前側に四方向操作レバー7を、後側にカートリッジ挿入部8を夫々設ける。操作レバー7は正面T字形に形成し前後左右へ傾倒する。操作レバー7上部のレバ

更にまた、ケース 4 上面でグリップ 5 と操作レバー 7 の間には電源スイッチ 1 0、ポーズ 釦 1 1、ランプ 1 2 を夫々配設する。

一方、本考案に係るカートリッジは第2図に符号13で示し略直方体状のケース14の下端部に開口凹部15を形成し、この凹部15内に端子板16を露出させてある。以つて、カートリッジ・13を前記装置本体1にセットする場合はベンチを削りが強子板16が本体1内部に配設したソットに結合し回路が接続される(第3図参照)。

次に、第4図及び第5図を参照し本考案に係る

カートリッジについて具体的に説明する。第4図は同カートリッジの内部構造を明示する斜視図、 第5図は同カートリッジ及び装置本体の電気的プロック回路図を夫々示す。

先ず、カートリッジ13内にはプリント配線基 板17を配設する。この基板17は前記端子板 16と一体である。この配線基板17上には単一 のLSIチップ素子18をマウント固定するととも に必要な回路部品19をマウントする。チップ素 子18は第5図に示すように、 ROM、RAM、レジ スタからなるメモリ18aとCPU18bを一体にし たもので例えば8ピツトの簡易マイクロコンピュ ータ機能をもち、またアドレスとデータの入出力、 キー(操作レバー、押釦等)の入出力、VDG制御、 サウンド等の各種ポートを備えている。メモリ 18 a はゲーム内容に応じたゲームプログラムを 格納したROM(マスクROM)と、CPU18bととも に機能する RAM及びレジスタからなる。なお、近 年のLSI技術の進歩により例えばメモリ素子と CPU索子を夫々別体に製造されたチップを組合せ

使用するよりも、本考案のカートリッジ 1 3 に用いる如きメモリ 1 8 a と CPU 1 8b を一体化した単一チップ素子の方が大幅なコストダウンを達成できる。

次に、斯かるカートリッジ13に接続する装置 本体 1 側の回路 構成について説明する。この 装置 本体 1 には上記メモリ 1 8 a 及び CPU 1 8 b 以外の 機能素子を内蔵する。20はデコーダでビデオ RAM21 及びモードセレクトラッチ 2 2 のセレク トコントロールを行う。ビデオ RAM21 はカート リッジ側のROMから転送されたアドレス情報を記 憶し更に VDG23へ転送してピデオ信号を生成す るとともに CPU18bからのデータによつてキャラ クタの状態を読み取る。またモードセレクトラツ チ22はVDG23のモード選択用でデコーダ20 からの情報でモードを固定する。一方、アドレス ラッチ24はアドレス情なとデータを分離するた めのラッチである。アドレスドライバ25はアド レスの 読み 書き用 でビデオ RAM 2 1 の アク セス 時 に制御される。パストランシーパ 2 6 は R/W 信号

( 読み出し書き込み用信号) によりデータの送受 を行うとともにビデオ RAM21 のアクセス時にク ロックのタイミングをとる。また、 VDG23 はデ イスプレイモードを設定することによりビデオ RAM21のデータによつてビデオ信号をつくる。 このディスプレイモードはカートリッジ13の CPU18b で設定されるもので、例えば64×32 ドットのセミグラフイックスと8カラー、64× 64 ドットのグラフィックスと 4 カラー、 128× 64 ドットのグラフィックスと 2 カラー、…等の 種々の画面表示特性から選択される。サウンドモ ジュレータ 2 7 は CPU18bからの 信号を 合成 し、 テレビジョン音声信号である 4.5 MHz にて変調し FM信号化する。ビデオモジュレータ28はVDG 2 3 からの信号を高周波発振器 2 9 にて R F 振幅 変調 しテレビジョン (NTSC)信号の CH1 及び CH2を作り出し、ローパスフィルタ3\_0を介して 前記テレビジョン3個へ供給する。

以上のプロック回路構成によりカートリッジ 13のメモリ ROM18a内に格納されたゲームプロ

The same of the sa

グラムによつて所定のゲーム内容が設定されるとともに、CPU18bによつてVDG23が制御されテレビジョン画面上の色の種類、画質(表示ドット数)等の設定を行うことができる。

なお、実施例に於ては、テレビジョン3に接続 して使用するゲーム装置を例にとつたが、その他 ゲーム装置に表示装置が一体化されたものに使用 するカートリッジでもよい。また、カートリッジ の形状、本体側への着脱形式等は任意のものに適 用できる。

このように、本考案に係るゲーム装置のカートリッジはゲームプログラム等を記憶するメモリとい各種処理等を実行するCPUを内蔵してなるため、ゲーム内容のみならず、色の種類、表示画面のドット数等の表示特性についてもカートリッジ毎に任意に変更することができるため、より多様性を向上せしめることができる。

また、メモリとCPUはいわは簡易マイクロコ ンピュータ機能をもつ単一チップ素子として製作 でき、大量生産し得るものであるから、カートリ



ッジ及びこれを使用する装置本体のトータルコス トの低波に寄与することができる。

#### 4. 図面の簡単な説明

第1図は本考案に係るカートリッジを用いるゲーム装置の装置本体を明示する外観斜視図、第2図は本考案に係るカートリッジを明示する外観斜視図、第3図は同カートリッジを装置本体には同からがあるの内部構造を明示する斜視図、第1図、第1図、第1図、第1図、第1の内部構造を明示する斜視図、第5図は同カートリッジ及び装置本体の電気的プロック回路図である。

尚図面中、1 は装置本体、1 3 はカートリッジ、1 8 は LS I チップ素子、1 8 a はメモリ、18 b は C P U である。


実用新案登録出願人 株式会社 学 習 研 究 社

代理人 弁理士 下田 容一郎

同 弁理士 大橋 邦 彦


同 弁理士 小 山 有

### 第 1 図





テフ**78** 実際60-5288**5** 

### 第 2 図



779







The state of the s

488


#trago - 52 {



**就理的-52885** 



# 第 5 図



## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

#### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

#### IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.